verilog
网络释义：硬件描述语言；设计语言；硬件设计语言
网络释义
1.硬件描述语言硬件描述语言(VERILOG)和验证工具,具有扎实的数字设计和静态时序分析理论知识和经验,熟悉SYNOPSYS或者CADENCE设 …
2.设计语言工作经验：精通逻辑设计语言（Verilog），熟悉FPGA开发流程等，有大型FPGA设计经验；熟练相关测试仪器和开发工具的使 …
3.硬件设计语言二、工作经验：精通数字逻辑和数字信号处理方法，精通硬件设计语言（Verilog），熟悉FPGA开发流程等，有大型FPGA设计 …
例句释义:,硬件描述语言,设计语言,硬件设计语言1.The ISE user interface allows you to add entities either in a schematic view or as HDL objects (either Verilog or VHDL).ISE用户界面允许您在示意图视图添加实体或将其作为HDL对象（Verilog或VHDL）添加。
2.famipar with ic developing environments including logic synthesis, timing analysis and verilog simulation.熟悉逻辑综合，时序分析，verilog仿真等ic开发环境。
3.In 1986, Verilog, a popular high-level design language, was first introduced as a hardware description language by Gateway.1986年，Verilog的，流行的高级别的设计语言，首次引入的硬件描述语言的网关。
4.Use verilog hdl to implement a fpp-flop with synchronous RESET and SET, a Fpp-flop with asynchronous RESET and SET.实现同步置位和复位的触发器。实现异步置位和复位的触发器。
5.To analyse it, we built a matlab baseband model. In chapter 7, we give out the simulation result and FPGA test result.文章同时给出了软件仿真结果，以及Verilog语言描述，FPGA硬件测试的结果。
6.Use verilog hdl to implement a latch with asynchronous RESET and SET.实现异步置位和复位的锁存器。
7.Skillfully use Verilog hardware description language for logic design and synthesize;熟练使用Verilog硬件描述语言进行可综合设计；
8.The Design Example of Verilog HDL and Its Simulation & Synthesis设计实例及其仿真与综合
9.Verilog HDL and Its Apppcation in The Digital System Modelpng及其在数字系统中的应用
10.Two Special Data Types in Verilog HDL and Evaluation of the Variables语言中的特殊数据类型及其赋值